DMA控制器详解

DMA（Direct Memory Access，直接内存访问）允许 IO 设备直接与主存交换数据，不需要 CPU 干预数据传输过程。

与中断方式的对比：

• 中断方式：每传一个字/字节都要中断 CPU
• DMA 方式：整块数据传输完毕才中断 CPU 一次

3.1 三个阶段

阶段1：预处理（CPU完成）
  CPU设置：
  - 传输方向（读/写）
  - 内存起始地址 → MAR
  - 传输字节数 → WC
  - 启动DMA

阶段2：数据传输（DMA完成）
  每传一个字/字节：
  - IO设备数据 → DR
  - DR → 主存[MAR]
  - MAR + 1
  - WC - 1
  - 若WC ≠ 0，继续
  - 若WC = 0，传输结束

阶段3：后处理（CPU完成）
  DMA发中断 → CPU响应
  - 检查传输是否正确
  - 进行数据后续处理

3.2 详细传输时序

以从 IO 设备读取一个字为例：

时钟周期1：DMA向IO设备发出读命令
时钟周期2：IO设备将数据送到DR
时钟周期3：DMA申请总线(总线请求BR)
时钟周期4：CPU响应总线请求(总线应答BG)
时钟周期5：DMA将MAR的地址送到地址总线
时钟周期6：DMA将DR的数据送到数据总线，发写信号
时钟周期7：主存接收数据，MAR+1，WC-1

4.1 停止 CPU 访问方式

DMA传输期间：
  CPU ←─────────────────────→ CPU不能访问总线
  DMA ←████████████████████→ DMA独占总线

优点：控制简单，传输速度快
缺点：CPU长时间停顿，效率低

CPU 停顿时间：

$$T_{停顿} = n \times t_{字}$$

4.2 周期挪用方式（Cycle Stealing）

CPU执行指令：
  T1   T2   T3   T4   T1   T2   T3   T4
  ──────────────────────────────────────
        ↑挪用  ↑挪用  ↑挪用
DMA：  ──█───█───█──

CPU：  ───────停──停──停──

DMA 在 CPU 不使用总线时传输，若 CPU 要用则 DMA 优先。

特点：

• CPU 只在 DMA 占用总线的那个周期停顿
• 适合 IO 设备速率低于 CPU 处理速度的情况
• 对 CPU 影响较小

CPU 停顿时间：

$$T_{停顿} = n \times t_{周期}$$

4.3 交替访问方式

CPU和DMA在时钟的不同相位使用总线：

相位1(CPU使用)：地址译码、执行
相位2(DMA使用)：DMA传输

无冲突，但需要更复杂的时序电路。

5.1 DMA 读（主存 → IO 设备）

主存 ──数据──→ 总线 ──数据──→ DMA DR ──数据──→ IO设备
     ←地址── 总线 ←地址── DMA MAR

5.2 DMA 写（IO 设备 → 主存）

IO设备 ──数据──→ DMA DR ──数据──→ 总线 ──数据──→ 主存
                                          ←地址── DMA MAR → 总线

5.3 DMA 校验读（主存 → 主存）

主存A ──数据──→ DMA ──读出比较──→ 主存B
  用于内存校验