首页/计算机组成原理/存储器/DRAM芯片与内存条 🔗 在 Obsidian 中打开
计算机组成原理 · 存储器

DRAM芯片与内存条

重要度 ⭐⭐⭐⭐存储器层次结构DRAM内存条芯片刷新存储器
速查
DRAM 以电容 + 晶体管(1T1C)存储;电容漏电需定期刷新(约 64ms);破坏性读出读后需恢复;采用行列地址复用减少引脚(20 位地址只需 10 根线)。

速查

项目
存储元件电容 + 晶体管(1T1C)
刷新周期约 64ms
刷新方式集中 / 分散 / 异步
读出方式破坏性读出,读后需恢复
地址复用行列地址分两次送(减少引脚数)
典型芯片SDRAM、DDR SDRAM

核心概念

DRAM 芯片基本结构

DRAM 以电容存储信息(有电荷 = 1,无电荷 = 0),每个存储单元由一个晶体管和一个电容构成(1T1C)。

  • 电容会漏电 → 必须定期刷新(典型 64ms)
  • 破坏性读出:读取时电容放电 → 读后必须恢复(重写)
  • 地址复用:行地址和列地址分两次传送,减少芯片引脚数

DRAM 的刷新

刷新方式说明
集中刷新一个刷新周期内集中一段时间刷新所有行(有死区)
分散刷新每个读写周期后附加一个刷新周期
异步刷新将刷新均匀分散在整个刷新周期内(死区最小)
  • 刷新按进行(每次刷新一整行)
  • 刷新期间 CPU 不能访问存储器(集中刷新有"死区")

地址复用

DRAM 采用行列地址复用:地址线数量减半(如 20 位地址只需 10 根地址线),先送行地址(RAS 选通),再送列地址(CAS 选通),减少芯片引脚数、降低成本。

内存条组成

内存条 = 多个 DRAM 芯片并联
├── 位扩展:多个芯片的同一位组合 → 增加数据宽度
├── 字扩展:多个芯片地址选择 → 增加容量
└── 字位同时扩展:两者结合

现代内存条(如 DDR4 DIMM):64 位数据宽度;双通道 / 四通道 → 带宽翻倍;DDR(双倍数据速率)上升沿和下降沿都传输数据。

关键性质

性质说明
存储密度高(1T1C 结构简单)
刷新周期64ms(标准)
读出方式破坏性读出
地址线行列复用,引脚数减半
访问模式按行缓冲(行激活 → 列读取)
速度比 SRAM 慢,比磁盘快

常见考法

考法解题套路
刷新方式对比集中(死区大)→ 分散(效率低)→ 异步(最优)
地址复用计算$2^{n}$ 容量 → n/2 根地址线(行列各 n/2)
为什么需要刷新电容漏电,64ms 内必须全部刷新
破坏性读出读出后需恢复,增加一次写操作
内存条扩展方式位扩展(加宽)、字扩展(加深)、字位扩展

易错点

必记
  • 刷新按行进行,不是按字节或按存储单元
  • 刷新期间 CPU 不能访问 → 集中刷新有死区
  • 地址复用使地址线减半,但总地址位数不变
  • DRAM 的"破坏性读出"和刷新是两回事
  • DDR 的"双倍速率"是指一个时钟周期传两次数据

核心结论

  1. DRAM 用电容存储,必须定期刷新(64ms)
  2. 读出是破坏性的,读后需恢复
  3. 地址行列复用减少引脚数
  4. 刷新方式:集中 / 分散 / 异步,异步最优
  5. 内存条通过位扩展和字扩展组成

记忆卡片

为什么 DRAM 需要刷新?
电容存储电荷会漏电,需定期恢复。
DRAM 刷新周期是多少?
约 64ms。
什么是地址复用?
行列地址分两次送,地址线减半。
什么是破坏性读出?
读取时电容放电,数据被破坏,需读后恢复。
哪种刷新方式死区最小?
异步刷新。
DDR 双倍速率指什么?
一个时钟周期传两次数据(上升 + 下降沿)。

交互动画 · 行列地址复用(RAS / CAS)

地址引脚 A0–A9(复用) 存储阵列(行 × 列) 先 RAS 选行,再 CAS 选列,交点即目标单元
点击「送行地址(RAS)」「送列地址(CAS)」,观察同一组引脚如何分两次传送行列地址
20 位地址 → 10 根引脚(行列各 10 位)

相关知识点

sram-and-dram main-memory-cpu-connection memory-expansion

↑ 以上为站内 HTML 相对链接(纯网页可浏览);本页右上「在 Obsidian 中打开」跳回源笔记。