SRAM和DRAM

半导体存储器是计算机主存的核心部件。SRAM（静态随机存储器）和 DRAM（动态随机存储器）是两种主要的半导体存储技术，它们在速度、密度、成本和刷新需求上有显著差异。

存储原理

• 使用触发器（6 个晶体管/单元）存储信息
• 只要供电，数据就保持稳定
• 不需要刷新

结构

        WL（字线）
            |
     ┌──────┴──────┐
     T1  T2       T3  T4
     ┌──┐ ┌──────┐ ┌──┐
     │Q │ │  交叉耦合  │ │Q̄ │ ← 存储节点（触发器）
     └──┘ └──────┘ └──┘
     T5  T6        BL 和 BL̄（位线）

• 6 个 MOS 管构成一个存储单元
• T1–T4 构成交叉耦合触发器
• T5–T6 为访问管

特点

• 速度快：存取时间 1–10ns
• 不需要刷新：电路保持状态
• 集成度低：6 个管子/位，面积大
• 功耗较低（静态功耗）
• 成本高

存储原理

• 使用电容存储电荷来表示信息
• 有电荷表示 1，无电荷表示 0
• 电容会漏电，必须定期刷新

结构

        WL（字线）
             |
             T（访问管）
             |
        ┌────┴────┐
        │  电容 C  │ ← 存储节点
        └─────────┘
             |
            BL（位线）

• 1 个晶体管 + 1 个电容构成一个存储单元
• 面积小，集成度高

刷新机制

刷新方式

集中刷新（Burst Refresh）：一个刷新周期内留出一段时间专门刷新。

|← 正常读写 →|← 集中刷新 →|
缺点：存在死时间（refresh dead time）

分散刷新（Distributed Refresh）：每个读写周期都延长一点用于刷新。

|读写+刷新|读写+刷新|读写+刷新|...
缺点：降低了存储器速度

异步刷新：将刷新分散在整个刷新周期内，每隔 2ms/行数 刷一行，兼顾速度和死时间。

DRAM 的存取方式

页模式（Page Mode）：先送行地址（RAS），再送列地址（CAS），同一行内可连续访问不同列。

SDRAM（同步 DRAM）：与系统时钟同步，支持突发传输（Burst Transfer）。DDR SDRAM：双倍速率，在时钟上升沿和下降沿都传数据。

DDR 发展：DDR → DDR2 → DDR3 → DDR4 → DDR5，每代翻倍带宽、降低电压。

DRAM 特点

• 速度较慢：存取时间 50–70ns
• 需要刷新：定期充电
• 集成度高：1 管子 + 1 电容/位
• 成本低、容量大

存取时间（Access Time）

从发出读请求到数据稳定出现在数据线上的时间。

存储周期（Memory Cycle Time）

连续两次访问之间的最小间隔，满足 存储周期 $\geq$ 存取时间。

存储器带宽

单位时间内传输的数据量：

带宽 = 数据宽度 / 存储周期